[发明专利]一种不对称肖特基势垒MOS晶体管及其制作方法

摘要

本发明提供了一种常规源端抬高漏端的肖特基势垒源漏MOS晶体管及其制作方法。所述MOS晶体管的源漏具有不对称结构，选择两种不同的金属材料，通过两次金属硅化反应，控制反应时间，可以获得高度不同的肖特基势垒源漏。通过选择不同的肖特基势垒组合，本发明的MOS晶体管还可以获得大的开关态电流比，或者是获得大的开态电流，同时尽可能的减小器件的关态漏电流。其制作工艺在与传统的MOSFET制作工艺保持完全兼容的同时，降低了工艺的复杂性，相较于先前的不对称肖特基势垒MOS晶体管的制作工艺，该制作方法具有自对准的特点，使得器件有望应用于亚50纳米尺度的集成电路生产。

主权项

1.一种不对称肖特基势垒源漏MOS晶体管，包括一栅电极，一栅介质层，一栅电极侧墙介质层，一半导体衬底，一源区和一漏区；所述半导体衬底具有台阶结构；所述栅电极位于台阶处、栅介质层之上；所述栅介质层位于半导体衬底之上，栅电极之下；所述漏区位于较高台阶一侧、半导体衬底之上，栅介质层将其与栅电极隔开；所述漏区位于较低台阶一侧、半导体衬底之上；所述栅电极侧墙介质层位于栅电极靠近源区一侧、栅介质层之上；其中，所述源区和漏区由分别由两层金属或金属与半导体形成的化合物材料构成。