[发明专利]待测器件和测试头之间的通用测试接口无效
| 申请号： | 200610142255.7 | 申请日： | 2002-03-13 |
| 公开（公告）号： | CN1975440A | 公开（公告）日： | 2007-06-06 |
| 发明（设计）人： | 詹姆士·沃伦·弗雷姆 | 申请（专利权）人： | 爱德旺太斯特株式会社 |
| 主分类号： | G01R1/073 | 分类号： | G01R1/073;G01R1/067;G01R31/319 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及待测器件和测试头之间的通用测试接口。为了在容纳待测器件(DUT)的DUT板和连接到测试头的电缆之间形成模块化接口，提供一个具有连接器阵列的板垫块。每个电缆连接到一个相应的连接器，并且DUT板包含一个对应的连接点阵列，连接点的数量等于或小于板垫块上的阵列中的连接器的数量。以此方式，可以使用一个公共板垫块来把电缆连接到容纳不同类型DUT的DUT板，因为板垫块上的连接点的位置是已知的并且保持恒定。该接口允许测试头和DUT上器件之间的用于超过50MHz频率的高速和高保真度连接。 | ||
| 搜索关键词： | 器件 测试 之间 通用 接口 | ||
【主权项】：
1.一种执行存储器件的高并行性测试的接口，该接口包括：第一板，保持其中一个存储器件并具有一个连接到该存储器件的插座；和一个插塞，连接到相应电缆和该插座以产生一个通信通路，其中所述第一板和所述插塞的组合允许存储器件的高并行性测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱德旺太斯特株式会社，未经爱德旺太斯特株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610142255.7/，转载请声明来源钻瓜专利网。
