[发明专利]测试电路及其测试方法

摘要

一种测试电路，用以测试一集成电路芯片中的数字逻辑电路，包括一储存装置、第一多任务器模块以及一选择装置。储存装置用以依据加载信号与一址选择信号，分别储存测试样本的第一N位群组、第二N位群组、第三N位群组以及第四N位群组。第一多任务器模块耦接至储存装置与第一数字逻辑电路模块，用以并列传送由第一数字逻辑电路模块接收并执行的该第一N位群组、该第二N位群组、该第三N位群组以及该第四N位群组，以并列产生第一M位群组、第二M位群组以及第三M位群组。选择装置耦接至该第一数字逻辑电路模块，用以依据该地址选择信号，依序选择该第一M位群组、该第二M位群组以及该第三M位群组中的其中之一，输出一第一测试结果。

主权项

1.一种测试电路，用以测试一集成电路芯片中的数字逻辑电路，包括：一储存装置，用以依据一加载信号与一地址选择信号，分别储存一测试样本的一第一N位群组、一第二N位群组、一第三N位群组以及一第四N位群组；一第一多任务器模块，耦接至该储存装置与一第一数字逻辑电路模块，用以并列传送由该第一数字逻辑电路模块接收并执行的该第一N位群组、该第二N位群组、该第三N位群组以及该第四N位群组，以并列产生一第一M位群组、一第二M位群组以及一第三M位群组；以及一选择装置，耦接至该第一数字逻辑电路模块，用以依据该地址选择信号，依序选择该第一M位群组、该第二M位群组以及该第三M位群组中的其中之一，输出一第一测试结果；其中，每一该第一N位群组、该第二N位群组、该第三N位群组以及该第四N位群组皆为N位，且每一该第一M位群组、该第二M位群组以及该第三M位群组皆为M位。