[发明专利]多层布线基板的制造方法和多层布线基板及使用其的电子装置无效
申请号: | 200610144466.4 | 申请日: | 2006-11-08 |
公开(公告)号: | CN1964006A | 公开(公告)日: | 2007-05-16 |
发明(设计)人: | 珍田聪;宫本宣明;御田护 | 申请(专利权)人: | 日立电线株式会社;御田护 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/498;H05K3/46;H05K3/40;H05K3/10;H05K1/11 |
代理公司: | 北京银龙知识产权代理有限公司 | 代理人: | 张敬强 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种可实现布线间距不足40μm的高密度布线的多层布线基板的制造方法和多层布线基板及使用其的电子装置。在电绝缘材料(1)的两面,通过转印形成正面导电层(2A)及背面导电层(2B),再设置贯穿正面导电层(2A)及电绝缘材料(1)的通孔(5),在形成感光性耐电镀抗蚀剂图案(14)后,在用填充镀铜材料(15)来填充通孔(5)的同时,形成正面布线层(9A)及背面布线层(9B),除去感光性耐电镀抗蚀剂图案(14)及位于其下部的正面导电层(2A)及背面导电层(2B)来制造两面布线基板(11)。 | ||
搜索关键词: | 多层 布线 制造 方法 使用 电子 装置 | ||
【主权项】:
1.一种多层布线基板的制造方法,其特征在于,包括如下工序:准备在膜状增强材料上形成可剥离的薄膜状导电层的导电层形成材料,并从上述导电层形成材料将上述薄膜状导电层转印到长条状的电绝缘材料的两个面上而形成正面导电层及背面导电层的工序;在设置贯穿上述正面导电层及上述电绝缘材料的通孔后,在上述正面导电层及上述背面导电层的预定位置上形成由感光性耐电镀抗蚀剂膜构成的期望形状的图案的工序;以上述背面导电层作为阴极进行电镀,用电镀金属填充上述通孔,同时,在上述感光性耐电镀抗蚀剂膜的图案间的间隙部分别形成正面布线层及背面布线层的工序;以及通过除去上述感光性耐电镀抗蚀剂膜及其下的正面导电层和背面导电层而形成由正面布线层及背面布线层所构成的导电性布线图案的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日立电线株式会社;御田护,未经日立电线株式会社;御田护许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610144466.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造