[发明专利]高性能CMOS电路及其制造方法有效

专利信息
申请号: 200610147073.9 申请日: 2006-11-14
公开(公告)号: CN1992274A 公开(公告)日: 2007-07-04
发明(设计)人: V·纳拉亚南;T-C·陈;J·S·纽伯里;B·B·多里斯;B·P·林德;V·K·帕鲁许里;A·卡勒伽里;M·L·斯特恩;M·P·胡齐克;J·C·阿诺德;G·A·布莱里;M·A·格里伯佑;金永希 申请(专利权)人: 国际商业机器公司
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238;H01L29/78;H01L29/49;H01L21/336;H01L21/28
代理公司: 北京市中咨律师事务所 代理人: 于静;李峥
地址: 美国*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及互补金属-氧化物-半导体(CMOS)电路,其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如,n-FET器件区域)上,且从底部至顶部包括至少,栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如,p-FET器件区域)上,其从底部至顶部包括至少,栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
搜索关键词: 性能 cmos 电路 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底,其包含彼此相邻的至少第一和第二器件区域;第一栅极叠层,其位于所述第一器件区域上,其中所述第一栅极叠层从底部至顶部包括至少,包含介电常数(k)大于等于二氧化硅的介质材料的栅极介质层、金属栅极导体、和含硅栅极导体;以及第二栅极叠层,其位于所述第二器件区域上,其中所述第二栅极叠层从底部至顶部包括至少,栅极介质层和含硅栅极导体。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610147073.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top