[发明专利]容错计算机系统的搭接式故障注入装置及方法

摘要

容错计算机系统的搭接式故障注入装置及方法涉及到容错计算机系统的故障注入技术领域，它解决了现有故障注入装置及方法的不通用、注入点连接不便、不能与目标系统同步注入的问题。容错计算机系统的搭接式故障注入装置采用IC测试夹具与注入目标系统的芯片进行搭接式连接，宿主机(D1)通过通讯电路(D2)与注入控制单片机电路(D3)连接，注入控制单片机电路(D3)分别与多路输出选择器(D6)、注入/检测FPGA控制电路(D7)、目标触发FPGA控制电路(D9)和监视控制单片机电路(D11)连接。容错计算机系统的搭接式故障注入方法是故障参数传递、注入控制、目标触发控制、注入执行与结果监测、目标系统状态监视、注入结果统计与显示。本发明能够对容错计算机系统进行测试、分析。

主权项

1、容错计算机系统的搭接式故障注入装置，其特征在于它包括宿主机(D1)、通讯电路(D2)、注入控制单片机电路(D3)、时钟电路(D4)、外部存储器(D5)、多路输出选择器(D6)、注入/检测FPGA控制电路(D7)、注入IC测试夹具(D8)、目标触发FPGA控制电路(D9)、地址/周期采样IC测试夹具(D10)、监视单片机控制电路(D11)、看门狗电路(D12)和连接器(D14)，宿主机(D1)的232串行通讯口与通讯电路(D2)的232串行通讯口连接，通讯电路(D2)的TTL电平输入、输出端分别与注入控制单片机电路(D3)的串行输出、输入端连接；时钟电路(D4)的时钟信号输出端与注入控制单片机电路(D3)的时钟信号输入端连接，注入控制单片机电路(D3)的地址/数据总线以及读、写控制端与外部存储器(D5)的地址/数据总线以及读、写控制端分别连接；注入控制单片机电路(D3)的输出端与多路输出选择器(D6)的输入端连接；多路输出选择器(D6)的输出端分别与注入/检测FPGA控制电路(D7)的输入端、目标触发FPGA控制电路(D9)的输入端相连接；注入/检测FPGA控制电路(D7)的输入/输出端与注入控制单片机电路(D3)的输入/输出端连接；目标触发FPGA控制电路(D9)的输入端与注入控制单片机电路(D3)的输出端连接；监视单片机控制电路(D11)的若干输入/输出端与注入控制单片机电路(D3)的输入/输出端连接；注入/检测FPGA控制电路(D7)的输入端与目标触发FPGA控制电路(D9)的输出端连接，注入/检测FPGA控制电路(D7)的若干输入/输出端分别与注入IC测试夹具(D8)的总线连接；目标触发FPGA控制电路(D9)的若干输入端与地址/周期采样IC测试夹具(D10)总线连接；监视单片机控制电路(D11)的输入端与看门狗电路(D12)的输出端连接，看门狗电路(D12)的输入端与连接器(D14)的输入端连接。