[发明专利]在集成电路测试中控制输入/输出时钟的设备和方法有效
| 申请号： | 200610151852.6 | 申请日： | 2006-09-13 |
| 公开（公告）号： | CN1920789A | 公开（公告）日： | 2007-02-28 |
| 发明（设计）人： | 达赖厄斯·D·加斯金斯 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22;G06F1/04 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 王志森;黄小临 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种测试系统包括待测装置以及测试器。待测装置包括输入/输出接口逻辑电路以及时钟电路。时钟电路包括核心时钟电路、接合垫时钟电路、测试时钟电路以及选择时钟电路。核心时钟电路于测试模式期间产生核心时钟信号，用以致能集成电路的核心电路以全速操作。接合垫时钟电路产生适用于一般操作的初步时钟信号，且测试时钟电路于测试模式期间产生用以操作输入/输出接口逻辑电路的测试时钟信号。选择电路根据测试信号选择测试时钟信号与初步时钟信号之一者作为接合垫时钟信号。测试器产生总线时钟信号并且通过输入/输出接口逻辑电路指示测试模式至待测装置。 | ||
| 搜索关键词： | 集成电路 测试 控制 输入 输出 时钟 设备 方法 | ||
【主权项】：
1.一种集成电路，包括：输入/输出接口逻辑电路，用以接收具有第一频率的外部总线时钟信号，接收接合垫时钟信号并且根据该接合垫时钟信号执行操作，以及设定用以检测测试模式，并且于测得该测试模式时提供内部测试信号；以及时钟电路，耦接至该输入/输出接口逻辑电路，包括：核心时钟电路，用以根据该总线时钟信号以及第一时钟比值产生具有第二频率的核心时钟信号；接合垫时钟电路，用以根据该总线时钟信号以及第二时钟比值产生具有第三频率的初步时钟信号；测试时钟电路，用以根据该第一频率、第二时钟比值以及第三时钟比值产生具有第四频率的测试时钟信号，该第四频率用以于该测试模式期间操作该输入/输出接口逻辑电路；以及选择电路，用以根据该测试信号选择该测试时钟信号与该初步时钟信号之一者作为该接合垫时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610151852.6/，转载请声明来源钻瓜专利网。
- 上一篇：小儿扶脾制剂及其制备方法
- 下一篇：一种多出料口的粉体加压浓相输送装置
