[发明专利]半导体存储装置有效
| 申请号： | 200610154020.X | 申请日： | 2006-09-15 |
| 公开（公告）号： | CN1933016A | 公开（公告）日： | 2007-03-21 |
| 发明（设计）人： | 藤泽宏树 | 申请（专利权）人： | 尔必达存储器股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的半导体存储装置，具有对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将所预取的数据的L位部分并行传送给内部总线的传送控制电路，以及包含有分别保持从内部总线所输入的L位的各个位的L个FIFO缓存，与外部时钟同步，从L个FIFO缓存的各个中按照输入顺序取出保持数据，串行传送到外部的输出缓存电路，L个FIFO缓存的每一个分别具有依次锁存所输入的M位的数据的M位锁存电路，和依次锁存所输入的N(N＞M)位的数据的N位锁存电路，能够有选择地切换M位锁存电路的路径与N位电路的路径。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，具有：传送控制电路，其对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将作为上述预取的数据的传送单位的L位部分并行传送给内部总线；以及输出缓存电路，其包括有分别保持从上述内部总线被输入的上述L位的各个位的L个FIFO缓存，与外部时钟同步，按照输入顺序从上述L个FIFO缓存的各个中取出保持数据，串行传送到外部，上述L个FIFO缓存的每一个，分别具有依次锁存被输入的M位的数据的M位锁存电路，和依次锁存被输入的N(N＞M)位的数据的N位锁存电路，能够有选择地切换上述M位锁存电路的路径和上述N位电路的路径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于尔必达存储器股份有限公司，未经尔必达存储器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610154020.X/，转载请声明来源钻瓜专利网。
