[发明专利]运算处理装置和高速缓存操作方法无效
| 申请号： | 200610159908.2 | 申请日： | 2006-09-27 |
| 公开（公告）号： | CN1952912A | 公开（公告）日： | 2007-04-25 |
| 发明（设计）人： | 挂田雅英;中岛雅逸;山本崇夫;尾崎伸治 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 季向冈 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种运算处理装置和高速缓存操作方法。在多处理器结构的运算处理装置中，用作单处理器时避免高速缓存命中率下降。高速缓存访问传输单元(132)将经由本地高速缓存访问地址输入单元(161)从CPU(110)得到的访问地址，经由远程高速缓存访问地址输出单元(164)输出到公共地址总线(81)。高速缓存访问控制单元(231)使用从公共地址总线(81)经由远程高速缓存访问地址输入单元(265)得到的访问地址，进行对高速缓冲存储器(221)的访问。即，从处理器(100)的CPU(110)输出的访问地址从高速缓存访问传输单元(132)输出，通过高速缓存访问控制单元(231)取得，可用于对处理器(200)的高速缓冲存储器(221)的访问。 | ||
| 搜索关键词： | 运算 处理 装置 高速缓存 操作方法 | ||
【主权项】：
1.一种运算处理装置，具备分别具有CPU和本地高速缓存的多个处理器，其特征在于：上述多个处理器公共连接在具有公共总线和对其进行控制的控制部的公共总线控制单元，上述多个处理器的每一个具有的本地高速缓存，其具备高速缓冲存储器和高速缓存控制单元，上述高速缓存控制单元分别具有：高速缓存访问控制单元，与接受来自上述CPU的访问地址的本地高速缓存访问地址输入单元和接受来自上述公共总线的访问地址的远程高速缓存访问地址输入单元连接，使用从上述本地高速缓存访问地址输入单元或者上述远程高速缓存访问地址输入单元得到的访问地址，进行对上述高速缓冲存储器的访问；高速缓存访问传输单元，与上述本地高速缓存访问地址输入单元和向上述公共总线输出访问地址的远程高速缓存访问地址输出单元连接，具有将从上述本地高速缓存访问地址输入单元得到的访问地址通过上述远程高速缓存访问地址输出单元输出到上述公共总线的功能；以及高速缓存操作模式选择单元，能够设定作为单高速缓存操作模式进行操作或者作为监听高速缓存操作模式进行操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610159908.2/，转载请声明来源钻瓜专利网。
- 上一篇：容量可调型冷冻循环系统
- 下一篇：提高铝镓氮材料质量的方法
