[发明专利]时间交错AD转换器无效
申请号: | 200610160467.8 | 申请日: | 2006-11-28 |
公开(公告)号: | CN1976235A | 公开(公告)日: | 2007-06-06 |
发明(设计)人: | 堀一行;石田雄尔;黑河敏晃;广田惠一;村上昌平 | 申请(专利权)人: | 日立通讯技术株式会社 |
主分类号: | H03M1/12 | 分类号: | H03M1/12;H03M1/10 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在组合多个低速高分辨率AD转换器,实际上高速动作的时间交错AD转换器中,需要校正各转换器具有的DC偏置、转换增益误差、取样定时误差、频率特性的各种劣化原因。通过在线性滤波运算上加上常数项的非线性滤波运算来进行校正。通过另外并用高速低分辨率AD转换器,并通过将该输出信号作为教师信号的自适应信号处理来算出校正系数。这时,可以进行校正,而不受高速低分辨率AD转换器造成的量化噪声的影响。 | ||
搜索关键词: | 时间 交错 ad 转换器 | ||
【主权项】:
1、一种时间交错AD转换器,其特征在于,包括:取样速度为FS Hz、分辨率为K1比特的M个第一AD转换器(ADC0~ADC(M-1));和取样速度为M×FS Hz、分辨率为小于K1的K2比特的第二AD转换器(ADC(M));在将上述第一AD转换器(ADC0~ADC(M-1))的模拟输入端子共通地连接后,按照定时每次延迟1/FS/M秒的M相时钟(CLK0~CLK(M-1))来进行AD转换,将所得到的数字信号(SIG0~SIG(M-1))与取样速度为M×FS Hz的时钟同步来循环进行复用,从而得到取样速度为M×FS Hz、分辨率为K1比特的数字信号(x[n]);通过基于以使上述所得到的数字信号(x[n])延迟0,1,...,N-1个取样后的N个信号为要素的矢量信号(Xv[n]=(x[n]、x[n-1]、...、x[n-(N-1)])’)、和N个要素的加权矢量(Wv[n]=(w1,...,w(N-1),w(N))’)的内积的线性滤波运算,来生成输出信号(y[n]);以与上述第一AD转换器(ADC0~ADC(M-1))输入端子共通的方式连接上述第二AD转换器(ADC(M)),得到教师信号(d[n]);生成上述输出信号(y[n])和上述教师信号(d[n])的残差信号(e[n]=d[n]-y[n]),并将该残差信号(e[n])乘以增益矢量(Kv[n])后的值加到当前的加权矢量(Wv[n])上,而更新为M个取样后的加权矢量(Mv[n+M]);上述增益矢量(Kv[n])根据上述矢量信号(Xv[n]),使用以使上述残差信号(e[n])的均方值最小化的方式动作的自适应算法来生成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日立通讯技术株式会社,未经日立通讯技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610160467.8/,转载请声明来源钻瓜专利网。
- 上一篇:螺旋钢筋成形装置及方法
- 下一篇:便当盒及其成型方式