[发明专利]半导体集成电路器件及其制造方法

摘要

提供一种用于都含有CMOS的电源管理半导体器件或模拟半导体器件的制造方法。根据该方法，在构成低杂质浓度漏区的半导体区域之上额外提供具有高热导率的物质以扩展漏区，其有助于在电涌输入期间提升漏区中的热导率(或热发射)并导致对局部温度增加的抑制，从而防止热损伤。因此，能够制造具有晶体管设计的扩展可能性的电源管理半导体器件或模拟半导体器件。

主权项

1.一种半导体器件的制造方法，包括步骤：在第一导电类型的半导体衬底区域上形成栅绝缘膜；通过在栅绝缘膜上沉积第一多晶硅形成栅电极，对其引入杂质，并图案化该第一多晶硅；在第一导电类型的半导体区域内形成第一杂质扩散层用于第二导电类型的低杂质浓度漏极；邻近第一杂质扩散层形成第二杂质扩散层用于具有比第一杂质扩散层高的杂质浓度的第二导电类型的高杂质浓度漏极；沿与半导体衬底区域相反的方向在第一杂质扩散层的表面上形成具有比硅绝缘膜高的热导率的延伸区域；形成接触孔用于建立第二杂质扩散层的电连接；以及沉积布线金属并通过接触孔电连接布线金属到第二杂质扩散层。