[发明专利]具有加速非充电路径的N型多米诺寄存器

摘要

一种N－多米诺寄存器，具有多米诺级、写入级、反相器、高电位维持器路径、低电位维持器路径以及输出级。多米诺级根据至少一输入数据信号与脉冲时钟信号估算一逻辑函数。脉冲时钟信号落后对称时钟信号。当对称时钟信号为低电位时，多米诺级将预充电节点预充电至高电位，当脉冲时钟信号进入高电位时，开启估计窗口，当多米诺级执行估计时，预充电节点被拉至低电位，当多米诺级无法执行估计时，将预充电节点维持于高电位。输出级根据预充电节点与第二初步输出节点的状态提供输出信号。

主权项

1.一种非反相多米诺寄存器，包括：一多米诺级，用以根据至少一输入数据信号与一脉冲时钟信号估计一逻辑函数，上述脉冲时钟信号较一对称时钟信号落后，其中当上述对称时钟信号为低电位时，上述多米诺级将一预充电节点预充电至高电位，当上述脉冲时钟信号进入高电位时，开启一估计窗口，当执行估计时，将上述预充电节点拉至低电位，当无法执行估计时，将上述预充电节点维持于高电位；一写入级，耦接至上述多米诺级，当上述预充电节点进入低电位时，根据上述脉冲与对称时钟信号将一第一初步输出节点拉至高电位，且当上述预充电节点与对称时钟信号为高电位时，根据上述脉冲与对称时钟信号将上述第一初步输出节点拉至低电位；一反相器，具有一输入端，耦接至上述第一初步输出节点，以及一输出端，耦接至一第二初步输出节点；一低电位维持器路径，当被致能时，上述第一初步输出节点维持于低电位，其中当上述第二初步输出节点与上述预充电节点均为高电位时，上述低电位维持器路径被致能，反之被去能；一高电位维持器路径，当被致能时，上述第一初步输出节点维持于高电位，其中当上述对称时钟信号与第二初步输出信号均为低电位时，上述高电位维持器路径被致能，反之被去能；以及一输出级，用以根据上述预充电节点与上述第二初步输出节点的状态提供一输出信号。