[发明专利]制造闪存器件的方法有效
申请号: | 200610162796.6 | 申请日: | 2006-11-23 |
公开(公告)号: | CN1992231A | 公开(公告)日: | 2007-07-04 |
发明(设计)人: | 黄畴元;朴丙洙;李佳姬 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/762 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种制造闪存器件的方法。依据本发明,可形成浮置栅极且通过使用一导电层而不使用SA-STI工艺,单元间的距离可被充分地确保。因此能最小化相邻单元间的干扰现象。此外,在形成仅覆盖高压晶体管区域的光致抗蚀剂膜之后蚀刻隔离膜,或栅极氧化物膜在以一厚度蚀刻半导体衬底之后形成,使得单元区域与高压晶体管区域之间的步阶相同。因此,耦合率可增大。此外,当以预定深度蚀刻隔离膜以控制EFH时对隧道氧化物膜、半导体衬底或浮置栅极的损坏可以通过以一方式控制EFH而被防止,所述方式为导电层间隔物形成在浮置栅极的侧壁上且隔离膜被进一步蚀刻。 | ||
搜索关键词: | 制造 闪存 器件 方法 | ||
【主权项】:
1.一种制造闪存器件的方法,该方法包括步骤:提供半导体衬底,其中定义包括单元区域和高压晶体管区域的多个区域;分别在该单元区域和该高压晶体管区域的半导体衬底上形成具有不同厚度的隧道氧化物膜和栅极氧化物膜;形成第一导电层和硬掩模膜于整个结构上,蚀刻形成在该单元区域中的膜和形成在该高压晶体管区域中的膜的预定区域,且然后以预定深度蚀刻该半导体衬底,由此形成沟槽;形成绝缘膜以埋覆该沟槽、抛光该绝缘膜,且剥离该硬掩模膜从而形成隔离膜;形成覆盖该高压晶体管区域且开放该单元区域的掩模,且然后以预定厚度仅蚀刻该单元区域的该隔离膜;剥离该掩模且然后以预定厚度蚀刻该单元区域和该高压晶体管区域的该隔离膜;以及在整个结构上依序形成电介质膜和第二导电层,且图案化该第二导电层从而形成单元栅极和高压晶体管栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610162796.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造