[发明专利]存储器控制电路及存储器控制方法

摘要

一种存储器控制电路，控制存储最大L位数据的k位宽的m个存储器(第1～第m存储器)，具备：地址输入电路，根据地址低j位确定存储数据最初k位的存储器(第n存储器)，将地址高A－j位输入到第n～第m存储器，将该地址加1后的地址输入到第1～第n－1存储器；数据输入电路，按第n～第m存储器、第1～第n－1存储器的顺序，输入按每k位分割的分割数据；数据输出电路，按第n～第m存储器、第1～第n－1存储器的顺序，从与数据宽对应数量的存储器读出所述分割数据；和存储器选择电路，按第n～第m存储器、第1～第n－1存储器的顺序，使D/k个存储器为可读写的状态。由此不导致使用效率降低及处理负荷增大，可读写数据宽不同的数据。

主权项

1.一种存储器控制电路，其对k位宽的m(＝L/k)个存储器(第1～第m存储器)进行控制，这些存储器对数据宽(D位)为k位的整数倍且最大为L位的数据进行存储，该存储器控制电路具备：地址输入电路，根据表示所述数据的存储目的地的A位地址中的规定的j位的开始位置指定地址，确定所述m个存储器中的存储所述数据的最初k位的存储器(第n存储器)，将所述A位地址中的除所述规定的j位以外的A-j位作为指定所述数据的存储目的地的第一指定地址并输入到所述第n～第m存储器，将对所述指定地址加1而得到的第二指定地址输入到所述第1～第n-1存储器；数据输入电路，根据所述开始位置指定地址，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，输入将所述数据按每k位分割后的分割数据；数据输出电路，根据所述开始位置指定地址，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，从与所述数据的数据宽对应的数量的存储器中读出所述分割数据，并作为所述数据而输出；和存储器选择电路，根据所述开始位置指定地址和所述数据的数据宽，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，使D/k个存储器变为可读写的状态。