[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200610164669.X 申请日: 2006-12-15
公开(公告)号: CN101114673A 公开(公告)日: 2008-01-30
发明(设计)人: 岛宗洋介;福田真大;金永锡;片上朗;畑田明良;田村直义;大田裕之 申请(专利权)人: 富士通株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336
代理公司: 隆天国际知识产权代理有限公司 代理人: 张龙哺
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种半导体器件及其制造方法。其中,通过外延生长方法在沟槽中形成P型第一SiGe混晶层以及形成P型第二SiGe混晶层。在所述第二SiGe混晶层上,形成P型第三SiGe混晶层。从该沟槽的底部至所述第一SiGe混晶层的最上表面的高度小于以硅衬底表面为基准的情况下的沟槽的深度。从该沟槽的底部至所述第二SiGe混晶层的最上表面的高度大于以硅衬底表面为基准的情况下的沟槽的深度。所述第一和第三SiGe混晶层中的Ge浓度低于所述第二SiGe混晶层中的Ge浓度。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:硅衬底;栅极绝缘膜,其形成在所述硅衬底上;栅极,其形成在所述栅极绝缘膜上;第一导电类型的两个杂质扩散层,形成在所述硅衬底的表面中,其中在俯视图中所述两个杂质扩散层将所述栅极夹在中间,并且所述两个杂质扩散层中的每个杂质扩散层具有形成于其表面中的沟槽;以及第一导电类型的两个半导体层,其中所述两个半导体层中的每个半导体层从所述沟槽的底部外延生长,其中位于所述栅极绝缘膜直接下方的硅衬底区的导电类型为第二导电类型,以及所述两个半导体层中的每个半导体层包括:第一区,其包括与所述硅衬底和所述栅极绝缘膜之间的界面位于同一平面或低于该界面的部分;以及第二区,其位于与所述第一区相比更接近所述沟槽的底侧的位置,其中所述第二区的晶格常数与所述第一区的晶格常数相比更接近硅的晶格常数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610164669.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top