[发明专利]JPEG 图像压缩时非标准图像尺寸的图像数据处理装置及方法无效
申请号: | 200610169859.0 | 申请日: | 2006-12-29 |
公开(公告)号: | CN1997158A | 公开(公告)日: | 2007-07-11 |
发明(设计)人: | 周天夷;杨柱 | 申请(专利权)人: | 北京中星微电子有限公司 |
主分类号: | H04N7/26 | 分类号: | H04N7/26;H04N1/387;H04N1/41;G06T9/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100083北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了JPEG图像编码时非标准图像尺寸的图像数据处理装置,用于对将要输入到JPEG编码模块的图像数据进行标准化格式处理,其中包括存储逻辑电路、存储器和读出逻辑电路。本发明还公开了JPEG图像编码时非标准图像尺寸的图像数据处理方法。本发明不用对图像本身进行放大或缩小的处理,而是通过对将要输入到JPEG编码器的图像数据在缓存器中的读写地址产生逻辑进行改进,即可自动补齐数据,使非标准尺寸的图像变为标准尺寸的图像,以满足JPEG编码对于输入图像数据尺寸的特殊要求。本发明实现简单,不用增加多余的电路结构,可以广泛应用于对输入给JPEG图像编码模块的非标准图像尺寸的处理中。 | ||
搜索关键词: | jpeg 图像 压缩 非标准 尺寸 数据处理 装置 方法 | ||
【主权项】:
1、JPEG图像编码时非标准图像尺寸的图像数据处理装置,用于对将要输入到JPEG编码模块的图像数据进行标准化格式处理,其中包括存储逻辑电路、存储器和读出逻辑电路;所述存储逻辑电路用于接收输入的YUV格式图像数据,所述YUV格式的图像尺寸为H1行*W1列,在进行JPEG编码时所需的宏块大小为N行*M列,并计算出输入图像数据在存储器中的存储地址即写地址ADDR_wr;所述存储器用于将图像数据缓存到ADDR_wr所指定的地址处;所述读出逻辑电路用于产生图像数据的读出地址ADDR_rd,并将ADDR_rd处的数据读出送给JPEG模块进行编码;其特征在于,所述存储逻辑电路计算ADDR_wr时,每次存储至少N行图像数据,以每行数据为W2个来计算每行的首个写地址,其它数据地址依次递增,即每行增加了W2-W1个冗余数据;每帧图像的首个写地址,以上一帧图像有H2*W2个数据来计算,即每帧图像增加了H2-H1行冗余数据;在所述读出逻辑电路读出数据时,每次读出N行数据,每行数据个数为W2,每帧图像读出H2行数据,包括所有的YUV格式的实际数据以及冗余数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中星微电子有限公司,未经北京中星微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610169859.0/,转载请声明来源钻瓜专利网。
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序