[发明专利]非反向多米诺寄存器及其暂存方法

摘要

一种非反相寄存器，其包含多米诺级、写入级、反相器、低维持路径、高维持路径及输出级。多米诺级依据至少一数据信号和脉冲时钟信号以估算一逻辑函数。脉冲时钟信号相对于一对称时钟信号具有一延迟(lag)。当对称时钟信号为高电平时，多米诺级对一预放电节点进行预放电；且当脉冲时钟信号变为低电平时，则打开一估算窗口，若估算成立则推升预放电节点至高电平，而若估算不成立则维持预放电节点于低电平。输出级依据预放电节点、第二初级输出节点的状态提供一输出信号。

主权项

1.一种非反相寄存器，包含：一多米诺级，其连接至一脉冲时钟信号，并且依据至少一数据信号和该脉冲时钟信号的状态以估算一逻辑函数，该脉冲时钟信号相对于一对称时钟信号具有一延迟，其中当该对称时钟信号为高电平时，该多米诺级对一预放电节点进行预放电，且当该脉冲时钟信号变为低电平时，则打开一估算窗口，若估算成立则推升该预放电节点至高电平，而若估算不成立则维持该预放电节点于低电平；一写入级，其连接至该多米诺级并响应该脉冲时钟信号、该对称时钟信号，若该预放电节点变为高电平则下拉一第一初级输出节点至低电平，而若该预放电节点、该对称时钟信号为低电平则推升该第一初级输出节点至高电平；一反相器，其具有一输入端连接至该第一初级输出节点，且具有一输出端连接至一第二初级输出节点；一低维持路径，当被致能时，则维持该第一初级输出节点于低电平，其中当该对称时钟信号、该第二初级输出节点皆为高电平时，则该低维持路径被致能，否则即被禁能；一高维持路径，当被致能时，则维持该第一初级输出节点于高电平，其中当该第二初级输出节点、该预放电节点皆为低电平时，则该高维持路径被致能，否则即被禁能；及一输出级，其依据该预放电节点、该第二初级输出节点的状态提供一输出信号。