[发明专利]NOR型闪存单元阵列及其制造方法

摘要

本发明公开一种NOR型闪存单元阵列及其制造方法。该NOR型闪存单元阵列包括：多个隔离层，形成于半导体衬底上，并设置在平行于位线的方向上，同时界定出有源器件区；多个共源极区，形成于半导体衬底中且彼此通过隔离层而分离，使共源极区将在位线方向上彼此相邻的两个存储单元连接成一行；共源极线，形成于半导体衬底上并连接到各源极区，同时在字线方向上延伸；绝缘间隔件，沿共源极线延伸，并具有与共源极线接触的第一侧壁；叠层栅，形成于绝缘间隔件的第二侧壁处，并且是通过从半导体衬底上依序叠置隧道氧化物层、第一电极、电极间介电层及第二电极而得到的；以及漏极区，形成于半导体衬底中，同时通过介于其间的叠层栅而与共源极区相对。

主权项

1.一种用于制造NOR型闪存单元阵列的方法，该方法包括以下步骤：(a)在半导体衬底上形成彼此以预定距离分离开且彼此平行的多个隔离层；(b)形成与所述隔离层正交且彼此以预定距离分离开的多个线图案，其中所述线图案包括从所述半导体衬底依序叠置的隧道氧化物层、第一电极层、电极间介电层及第一覆盖层；(c)在各线图案的侧壁上形成绝缘间隔件；(d)通过将掺杂剂注入所述线图案之间的半导体衬底的上部，来形成源极区；(e)从所述线图案选择性地去除所述第一覆盖层；(f)在所述源极区上以及相邻绝缘间隔件之间形成共源极线，同时在所述电极间介电层上形成彼此以预定距离分离开的一对第二电极层；(g)通过去除暴露于所述第二电极层之间的一部分线图案，来形成彼此相对的一对叠层栅；以及(h)通过将掺杂剂注入所述叠层栅之间的半导体衬底的上部，来形成漏极区。