[实用新型]一种基于FPGA的编码器信号分离装置无效
申请号: | 200620098115.X | 申请日: | 2006-07-28 |
公开(公告)号: | CN200947041Y | 公开(公告)日: | 2007-09-12 |
发明(设计)人: | 郝国法;郝琳;黄睿;宋海文;罗元;胡浩臣 | 申请(专利权)人: | 武汉科技大学 |
主分类号: | G01D5/00 | 分类号: | G01D5/00;G08C19/00 |
代理公司: | 武汉开元专利代理有限责任公司 | 代理人: | 樊戎 |
地址: | 430081*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型涉及一利基于FPGA的编码器信号分离装置。其技术方案是:将分频器[2]、二值化比较器[3]和算法计算器[4]用硬件描述语言VIIDL编程并被集成到一片FPGA1[7]中,FPGA1[7]中的分频器[2]的输出端与二值化比较器[3]的输入端连接、二值化比较器[3]的输出端与算法计算器[4]的输入端连接:宽电压信号接收及光电隔离模块[1]的一端与+5~+24VDC的输入信号端连接,宽电压信号接收及光电隔离模块[1]的另一端分别与2个或2个以上同样的FPGA[7]连接。实用新型具有电压范围宽(+5VDC~+24VDC)、隔离效果好,波形品质好、升级方便、抗干扰性强的特点;同时还具有体积小、开发成本低、开发周期短、适用于各种工业恶劣环境的特点。 | ||
搜索关键词: | 一种 基于 fpga 编码器 信号 分离 装置 | ||
【主权项】:
1、一种基于FPGA的编码器信号分离装置,其特征在于将分频器[2]、二值化比较器[3]和算法计算器[4]用硬件描述语言VHDL编程并被集成到一片FPGA[7]中,FPGA[7]中的分频器[2]的输出端与二值化比较器[3]的输入端连接、二值化比较器[3]的输出端与算法计算器[4]的输入端连接;宽电压信号接收及光电隔离模块[1]的一端与(+5~+24)VDC的输入信号端连接,宽电压信号接收及光电隔离模块[1]的另一端分别与2个或2个以上同样的FPGA[7]连接;其中,宽电压信号接收及光电隔离模块[1]分别与FPGA[7]中的二值化比较器[3]的输入端连接,FPGA[7]中的算法计算器[4]的输出端与宽电压功率输出驱动模块[5]的输入端连接,宽电压功率输出驱动模块[5]的输出端与终端设备[6]连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉科技大学,未经武汉科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200620098115.X/,转载请声明来源钻瓜专利网。
- 上一篇:多功能电子门票
- 下一篇:燃炉自控节能装置及自控节能燃炉