[实用新型]一种单端输入的迟滞比较电路无效

专利信息
申请号: 200620163357.2 申请日: 2006-12-01
公开(公告)号: CN200976574Y 公开(公告)日: 2007-11-14
发明(设计)人: 邹雪城;刘政林;郑朝霞;邹志革;詹昶 申请(专利权)人: 华中科技大学
主分类号: H03K5/24 分类号: H03K5/24
代理公司: 华中科技大学专利中心 代理人: 曹葆青
地址: 430074湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型公开了一种单端输入的迟滞比较电路,包括用于产生阈值电压的阈值电压产生环路,以及用于产生迟滞电压的正反馈支路;正反馈支路由电流源I3和开关SW串联构成;阈值电压产生环路包括PMOS管P1、P2,NMOS管N3、N4,电流源I1、I2;PMOS管P1的栅极作为输入端,其漏极接地,源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW,开关SW的另一端接电流源I3的输出端;NMOS管N3的栅极与漏极相连并连接到NMOS管N4的栅极和电流源I1的输出端;NMOS管N4的漏极接电流源I2的输出端,源极与PMOS管P2的源极相连;PMOS管P2的栅极和漏极接地;电流源I1、I2、I3的输入端均与电源VDD相接。本迟滞比较电路是为检测芯片中某电压是否过低而设计,电路只有一个输入端用于输入待测电压。
搜索关键词: 一种 输入 迟滞 比较 电路
【主权项】:
1、一种单端输入的迟滞比较电路,其特征在于:该迟滞比较电路包括用于产生阈值电压VTH和进行比较的阈值电压产生环路(1),以及用于产生迟滞电压VHYS的正反馈支路(2);其中,正反馈支路(2)由电流源I3和开关SW串联构成;阈值电压产生环路(1)包括PMOS管P1、P2、NMOS管N3、N4和电流源I1、I2,PMOS管P1的栅极作为输入端CTRL,其漏极接地,源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW,开关SW的另一端接电流源I3的输出端;NMOS管N3的栅极与漏极相连后又分别连接到NMOS管N4的栅极和电流源I1的输出端;NMOS管N4的漏极接电流源I2的输出端,源极与PMOS管P2的源极相连;PMOS管P2的栅极和漏极接地;电流源I1、I2和I3的输入端均与电源VDD相接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200620163357.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top