[发明专利]具有可在用于数据和用于纠错码之间进行切换的区间的存储器无效
| 申请号： | 200680002441.9 | 申请日： | 2006-02-16 |
| 公开（公告）号： | CN101167140A | 公开（公告）日： | 2008-04-23 |
| 发明（设计）人： | 詹姆斯·M·西比格特罗斯;布赖恩·E·库克;乔治·L·埃斯皮诺尔;克莱·E·梅芮特;布鲁斯·L·莫顿 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 康建峰 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种具有激活ECC模式和禁止ECC模式的存储器(10)，其中，在激活ECC模式专门用于存储ECC的存储器(10)的区间在禁止ECC模式被用来存储一般目的的信息(数据)。这在非易失性存储器(NVM)(10)中是通过使数据和具有相应ECC的存储器的区间在同样的字线(94)上而实现的。因为与擦除相关的复杂性，这在NVM(10)中是特别重要的。在激活ECC模式中，ECC和相应的数据应该被一起擦除、编程和读取，以避免巨大的布线损失和性能损失。通过在同一字线(94)上具有ECC和数据可以最好地实现这一点。 | ||
| 搜索关键词： | 具有 用于 数据 纠错码 之间 进行 切换 区间 存储器 | ||
【主权项】：
1.一种存储器，包括：存储器阵列中的第一多个存储单元，其中，该第一多个存储单元中的每一个存储单元都被耦合到字线，该第一多个存储单元包括：第二多个存储单元，该第二多个存储单元被配置为存储数据；和第三多个存储单元，其中，在第一模式中，该第三多个存储单元被配置为存储数据，在第二模式中，该第三多个存储单元被配置为存储纠错码信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680002441.9/，转载请声明来源钻瓜专利网。
- 上一篇：简易换水管
- 下一篇：接入网关中用户语音拨号的处理方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
