[发明专利]于多核心集成电路中的同步核心测试

摘要

本发明揭示了同步(simultaneously)测试一集成电路中包含的多个核心的方法及系统的各实施例。在一个实施例中，集成电路可包含两个或更多个逻辑核心。该IC亦可包含耦合到该核心的结构扫描测试硬件。该结构扫描测试硬件可执行下列动作：将扫描测试向量数据输入到与该逻辑核心的每一逻辑核心相关联的扫描寄存器；对该IC中包含的该逻辑核心同步执行扫描测试；以及将对多个核心的该扫描测试之结果同步输出到自动化测试设备(ATE)。在一个实施例中，可在单一输出线路上插入对多个核心测试的结果之成分(element)，以便在每一选通窗口(strobe window)期间，使来自每一核心的测试结果数据的成分出现在对该ATE的输入信道。

主权项

1.一种集成电路，包含：多个逻辑核心；以及耦合到该多个逻辑核心的扫描测试硬件；其中将该扫描测试硬件配置成：将扫描测试数据输入到该多个逻辑核心；对该多个逻辑核心同步执行扫描测试；以及将来自该多个逻辑核心的扫描测试结果数据同时输出到自动化测试设备；其中为了输出扫描测试结果数据，将该扫描测试硬件配置成将该扫描测试结果数据时分多路复用，以便在该自动化测试设备的选通窗口期间使来自该多个逻辑核心中的每一个逻辑核心的该扫描测试结果数据的成分出现在对该自动化测试设备的输入信道。