[发明专利]改进单元稳定性和性能的混合块SOI 6T－SRAM单元

摘要

本发明提供一种6T－SRAM半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的SRAM单元的功率和性能。

主权项

1.一种6T-SRAM单元半导体结构，包括：包括SOI区域和块Si区域的衬底，其中所述SOI区域和所述块Si区域具有相同或者不同的晶体取向；将所述SOI区域与所述块Si区域分离的隔离区域；位于所述块Si区域中器件下方的阱区域和到所述阱区域的接触，其中所述接触稳定浮体效应并且提供用于通过施加偏置电压来调节所述块Si区域中FET内阈值电压的手段；以及器件配置，选自于：(a)位于所述块Si区域中的两个旁栅nFET器件以及位于所述SOI区域中的两个下拉nFET器件和两个上拉pFET器件；(b)位于所述块Si区域中的两个旁栅nFET器件和两个下拉nFET器件以及位于所述SOI区域中的两个上拉pFET器件；(c)位于所述块Si区域中的两个下拉nFET器件以及位于所述SOI区域中的两个旁栅nFET器件和两个上拉pFET器件；以及(d)位于所述块Si区域中的两个上拉pFET器件以及位于所述SOI区域中的下拉nFET和旁栅nFET。