[发明专利]多芯片模块及制造方法

摘要

本发明揭露了一种多芯片模块(10)与一种用于制造该多芯片模块(10)的方法，其可缓和引线的破损(wire breakage)。第一半导体芯片(40)接置并引线接合(wirebonded)在支撑衬底(12)。间隔件(50)连接至该第一半导体芯片(40)。支撑材料(60)配置在该间隔件(50)上，而第二半导体芯片(64)定位在该支撑材料(60)上。该第二半导体芯片(64)被压入该支撑材料(60)内，并挤压该支撑材料(60)进入邻近该间隔件(50)且介于第一半导体芯片(40)与第二半导体芯片(64)之间的区域。或者，该支撑材料(60)配置在该第一导体芯片(40)上，而晶粒附着材料(62)配置在该间隔件(50)上。该第二半导体芯片(64)被压入该晶粒附着材料(62)与支撑材料(60)内，并挤压支撑材料(60)的部分至该间隔件边缘(53、55)上。在该支撑衬底(12)与该第一半导体芯片(40)和第二半导体芯片(64)之间形成引线接合件(wirebond)。

主权项

1.一种用于制造多芯片模块(10)的方法，包括下列步骤：提供具有第一主要表面(14)与第二主要表面(16)的支撑衬底(12)，其中该支撑衬底(10)具有芯片接收区(38)与多个接合垫(18、20)；将第一半导体芯片(40)连接至该芯片接收区(38)，该第一半导体芯片(40)具有多个接合垫(46)；将该第一半导体芯片(40)的该多个接合垫(46)中的第一接合垫(46A)连接至该支撑衬底(12)的该多个接合垫(18、20)中的第一接合垫(18A)；将间隔件(50)连接至该第一半导体芯片(40)的一部分；将支撑材料(60)配置在该间隔件(50)或该第一半导体芯片(40)的至少其中之一上；将第二半导体芯片(64)定位在该支撑材料(60)上，该第二半导体芯片(64)具有第一主要表面(68)与多个接合垫(70)，其中定位该第二半导体芯片(64)的步骤在横向的方向挤压该支撑材料(60)；以及将该第二半导体芯片(64)的该多个接合垫(70)中的第一接合垫(70A)连接至该支撑衬底(12)的该多个接合垫(20)中的第二接合垫(20A)。