[发明专利]在弱有序处理系统中执行强有序请求以最小化存储器屏障有效
| 申请号： | 200680017021.8 | 申请日： | 2006-03-23 |
| 公开（公告）号： | CN101194240A | 公开（公告）日： | 2008-06-04 |
| 发明（设计）人： | 理查德·杰拉尔德·霍夫曼;詹姆斯·诺里斯·迪芬德尔费尔;托马斯·萨托里乌斯;托马斯·菲利普·施派尔;贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F9/38 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种弱有序处理系统及用于在弱有序处理系统中强制执行强有序存储器存取请求的方法。所述处理系统包括多个存储器装置及多个处理器。总线互连经配置以使所述处理器介接到所述存储器装置。所述总线互连进一步经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除那些所述总线互连可证实不具有来自所述始发处理器的未执行的存储器存取请求的存储器装置以外，向所述始发处理器可存取的所述其它存储器装置的每一者发送存储器屏障。 | ||
| 搜索关键词： | 有序 处理 系统 执行 请求 最小化 存储器 屏障 | ||
【主权项】：
1.一种弱有序处理系统，其包括：多个存储器装置；多个处理器，所述处理器的每一者均经配置以向所述存储器装置中的一者或多者产生存储器存取请求；及总线互连，其经配置以使所述处理器介接到所述存储器装置，所述总线互连进一步经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除了那些所述总线互连可证实不具有来自所述始发处理器的未执行的存储器存取请求的存储器装置以外，向所述始发处理器可存取的其它存储器装置的每一者发送存储器屏障。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680017021.8/，转载请声明来源钻瓜专利网。
