[发明专利]高速缓存用于多状态处理器的指令有效
| 申请号： | 200680025599.8 | 申请日： | 2006-05-18 |
| 公开（公告）号： | CN101223504A | 公开（公告）日： | 2008-07-16 |
| 发明（设计）人： | 罗德尼·韦恩·史密斯;布赖恩·迈克尔·斯坦普尔 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F9/318 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于高速缓存用于具有多个操作状态的处理器的指令的方法和设备。所述处理器的所述操作状态中的至少两者支持不同的指令组。当所述处理器在所述状态中的一者下操作时，可从存储器检索指令块。可根据所述状态中的所述一者对所述指令进行预解码，并将其加载到高速缓冲存储器中。所述处理器或另一实体可用于在所述处理器需要所述高速缓冲存储器中所述经预解码的指令中的一者时确定所述处理器的当前状态是否与所述状态中用于对所述指令进行预解码的所述一者相同。 | ||
| 搜索关键词： | 高速缓存 用于 状态 处理器 指令 | ||
【主权项】：
1.一种操作处理器的方法，所述处理器能够在不同状态下操作，所述状态中的至少两者支持不同的指令组，所述方法包括：当所述处理器在所述状态中的一者下操作时，从存储器检索指令块；根据所述状态中的所述一者对所述指令进行预解码；将所述经预解码的指令加载到高速缓冲存储器中；以及在所述处理器需要所述高速缓冲存储器中所述经预解码的指令中的一者时确定所述处理器的当前状态是否与所述状态中用于对所述指令进行预解码的所述一者相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680025599.8/，转载请声明来源钻瓜专利网。
- 上一篇：包括异常检测装置的编码器及其控制系统
- 下一篇：数据处理网络
