[发明专利]用于减少集成电路中软错误率的方法及结构有效
| 申请号： | 200680026221.X | 申请日： | 2006-04-07 |
| 公开（公告）号： | CN101548371A | 公开（公告）日： | 2009-09-30 |
| 发明（设计）人： | 小西里尔·卡布拉尔;迈克尔·S.·高顿;肯尼斯·P.·罗德贝尔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/44 | 分类号： | H01L21/44 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 郭 放 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供用于减少集成电路中的软错误率的结构和方法。本发明的结构包括：半导体衬底；从最低布线层堆叠到最高布线层的一个或更多个布线层的叠层，所述最低布线层比所述最高布线层更靠近所述半导体衬底；以及阿尔法粒子阻挡层，其位于所述一个或更多个布线层的所述最高布线层的顶面上，所述阻挡层包含金属布线和电介质材料，所述阻挡层具有所述阻挡层的厚度和所述阻挡层中金属布线的体积百分比的组合，该组合足以阻止预定百分比的小于等于所选能量的阿尔法粒子冲击所述阻挡层穿透到所述一个或更多个布线层的叠层中或者衬底中。 | ||
| 搜索关键词： | 用于 减少 集成电路 错误率 方法 结构 | ||
【主权项】：
1. 一种结构，包括：集成电路，该集成电路包括：半导体衬底；以及从最低布线层堆叠到最高布线层的一个或更多个布线层的叠层，所述最低布线层比所述最高布线层更靠近所述半导体衬底；以及阿尔法粒子阻挡层，其位于所述一个或更多个布线层的所述最高布线层的顶面上，所述阻挡层包含金属布线和电介质材料，所述阻挡层具有所述阻挡层的厚度和所述阻挡层中金属布线的体积百分比的组合，该组合足以阻止冲击所述阻挡层的预定百分比的小于等于所选能量的阿尔法粒子穿透到所述一个或更多个布线层的所述叠层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680026221.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
