[发明专利]半导体器件及其制造方法

摘要

本发明提供一种具有～5V工作范围的半导体，该半导体包括漏极(110)一侧的增强栅重叠型LDD(GOLD)和源极(108)一侧的晕注入区(114)及阱注入。根据本发明实施例的方法包括在衬底(101)的上面形成栅极(106)以及在衬底(101)上形成非常轻掺杂的外延层(102)。高能量注入区在轻掺杂外延层的源极一侧内形成阱(116)。在器件的源极(108)一侧以及高能量阱注入(116)内形成自对准的晕注入区(114)。在轻掺杂外延层(102)的漏极(110)一侧的注入区(112)形成栅重叠型LDD(GOLD)。晕注入区内的掺杂区(108)形成源(108)。栅重叠型LDD(GOLD)内的掺杂区(110)形成漏(110)。此结构使得利用现有的0.13μm工艺流程制造深亚微米(＜0.3μm)功率MOSFET(100)成为可能，而无需额外的掩模和处理步骤。

主权项

1、一种包含半导体衬底的半导体器件的制造方法，该方法包括以下步骤：对所述衬底内的区域进行杂质掺杂以形成第一掺杂阱；在所述第一掺杂阱的一部分内的区域进行杂质掺杂以形成第二掺杂阱；在衬底的表面上形成栅极且在它们之间形成栅介质；以与所述硅衬底的所述表面的垂直轴呈大于0度的角度，将杂质离子选择性地注入到所述第二掺杂阱内，所述杂质离子形成晕注入区，该晕注入区与所述栅极自对准并位于所述衬底的源极一侧；对所述第一掺杂阱内的区域进行杂质掺杂以形成轻掺杂漏极(LDD)注入，该轻掺杂漏极注入与所述栅极自对准并位于所述衬底的漏极一侧；对所述晕注入区内的区域进行杂质掺杂；以及对所述轻掺杂漏极注入(LDD)内的区域进行杂质掺杂。