[发明专利]使用低温沉积含碳硬掩膜的半导体基材制程无效
| 申请号： | 200680029299.7 | 申请日： | 2006-08-07 |
| 公开（公告）号： | CN101243544A | 公开（公告）日： | 2008-08-13 |
| 发明（设计）人： | K·拉马斯瓦米;H·哈那瓦;B·加罗;K·S·考林斯;K·玛;V·帕里哈;D·詹宁斯;A·J·马耀;A·奥－巴亚缇;A·恩盖耶 | 申请（专利权）人： | 应用材料股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;C23C16/26;H01L21/033;C23C16/507;H01L21/3213;H01L21/311 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陆嘉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种利用光学可写式掩膜处理一半导体基材上的薄膜结构的方法，其包括将该基材置放于一反应器处理室中，该基材于其表面上具有一欲依据预定图案作蚀刻的目标层；藉由下列方式于该基材上沉积含碳硬掩膜层：(a)将含碳制程气体引入处理室中；(b)藉由将等离子射频电源耦合至一再进入路径的外部的方式于该再进入路径中形成再进入环形射频等离子电流，其中该再进入路径包括一位于该工作件上方的制程区；以及(c)将射频等离子偏压电源或偏压电压耦合至该工作件。该方法更包括于该含碳硬掩膜层中光微影地定义该预定图案，并在该硬掩膜层的存在下蚀刻该目标层。 | ||
| 搜索关键词： | 使用 低温 沉积 含碳硬掩膜 半导体 基材 | ||
【主权项】：
1.一种利用一光学可写式掩膜处理一半导体基材上的薄膜结构的方法，该方法包括下列步骤：将该基材置放于一反应器处理室中，该基材于其表面上具有一欲依据预定图案作蚀刻的目标层；藉由下列方式沉积一含碳硬掩膜层于该基材上：(a)将一含碳制程气体引入该处理室中；(b)藉由将等离子射频电源耦合至一再进入路径的一外部的方式，于该再进入路径中形成再进入环形射频等离子电流，其中该再进入路径包括一位于该工作件上方的制程区；(c)将射频等离子偏压电源或偏压电压耦合至该工作件；于该含碳硬掩膜层中光微影地定义出该预定图案；及在该硬掩膜层的存在下蚀刻该目标层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于应用材料股份有限公司，未经应用材料股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680029299.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于容器进入装置的刺穿构件
- 下一篇：抗血栓性材料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
