[发明专利]半导体器件有效
| 申请号： | 200680043099.7 | 申请日： | 2006-07-06 |
| 公开（公告）号： | CN101310443A | 公开（公告）日： | 2008-11-19 |
| 发明（设计）人： | 佐藤正幸 | 申请（专利权）人： | 太阳诱电株式会社 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173;H01L21/82;G11C29/00 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件。本发明的半导体器件(110)包括多个存储单元块，该存储单元块包括多个存储预定量数据的存储单元。每个存储单元块输入数和输出数为3个以上，且内部具有针对上述存储单元的2个读出地址译码器，将用于向预定的输入地址输出所希望的逻辑值的真值表数据存储于存储单元，作为逻辑电路工作。存储单元与2个读出地址译码器对应地具有2条读出字线，当该2条读出字线双方被施加了电压时，从读出数据线读出此时保存的数据。存储单元块彼此之间连接为来自1个存储单元块的3个以上的输出被输入到3个以上的其他存储单元块。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，包括多个存储单元块，该存储单元块包括多个用于存储预定量数据的存储单元，该半导体器件的特征在于：各上述存储单元块的输入数和输出数为3个以上，且内部具有针对上述存储单元的2个读出地址译码器，各上述存储单元块被构成为：将用于向预定的输入地址输出所希望的逻辑值的真值表数据存储于上述存储单元，作为逻辑电路而工作，上述存储单元与上述2个读出地址译码器对应而具有2条读出字线，当该2条读出字线双方被施加电压时，从读出数据线读出此时保存的数据，上述存储单元块彼此被连接为：使来自1个存储单元块的3个以上的输出被输入至3个以上的其他存储单元块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太阳诱电株式会社，未经太阳诱电株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680043099.7/，转载请声明来源钻瓜专利网。
- 上一篇：可拆分的两件式综框
- 下一篇：建筑模块单元以及使用该模块单元的建筑物结构
