[发明专利]时钟生成电路

摘要

本发明提供一种时钟生成电路。设置生成多相时钟信号的多相时钟生成电路(111)、对多相时钟生成电路(111)输出的多相时钟信号的相位进行移动的相位细分化部(113)、从相位细分化部(113)输出的时钟信号中选择一个时钟信号的时钟选择部(114)。还设置接收分频电路(115)的输出的PLL电路(120)。并且，通过调制控制部(112)来控制由相位细分化部(113)进行的相位移动和由时钟选择部(114)进行的时钟信号选择，切换SSC的开启和关闭，并且切换PLL电路(120)的带宽。

主权项

1.一种时钟生成电路，按照所输入的基准时钟信号来生成时钟信号，其特征在于，具有频率调制电路，其按照指示输出未实施频率调制的时钟信号和实施了频率调制的时钟信号中的哪一个时钟信号的选择信号，并按照上述基准时钟信号来生成未实施频率调制的时钟信号和实施了频率调制的时钟信号中的任一个时钟信号。