[发明专利]用于制造半导体器件的方法无效
| 申请号： | 200710000860.5 | 申请日： | 2007-01-12 |
| 公开（公告）号： | CN101030532A | 公开（公告）日： | 2007-09-05 |
| 发明（设计）人： | 金永俊;朴相昱 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033;G03F7/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 杨生平;杨红梅 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于制造半导体器件的方法，包括：在蚀刻目标层上形成多个蚀刻掩膜图案，每个所述蚀刻掩膜图案包括第一硬掩膜、第一垫层、以及第二垫层；在所述蚀刻掩膜图案的两个侧壁上形成间隔物，所述间隔物包括与所述第一垫层基本相同的材料；在所述结果衬底结构之上形成第二硬掩膜直到所述蚀刻掩膜图案之间的间隙被填充，所述第二硬掩膜包括与所述第一硬掩膜不同但与所述第二垫层基本相同的材料；平坦化所述第二硬掩膜直到所述第一垫层被暴露；去除所述第一垫层和所述间隔物；以及使用剩余的所述第一和第二硬掩膜作为蚀刻阻挡层来蚀刻所述蚀刻目标层。 | ||
| 搜索关键词： | 用于 制造 半导体器件 方法 | ||
【主权项】：
1.一种用于制造半导体器件的方法，包括：在蚀刻目标层上形成多个蚀刻掩膜图案，每个所述蚀刻掩膜图案包括第一硬掩膜、第一垫层、以及第二垫层；在所述蚀刻掩膜图案的两个侧壁上形成间隔物，所述间隔物包括与所述第一垫层基本相同的材料；在所得结构之上形成第二硬掩膜直到所述蚀刻掩膜图案之间的间隙被填充，所述第二硬掩膜包括与所述第一硬掩膜不同但与所述第二垫层基本相同的材料；平坦化所述第二硬掩膜直到所述第一垫层被暴露；去除所述第一垫层和所述间隔物；以及使用剩余的所述第一和第二硬掩膜作为蚀刻阻挡层来蚀刻所述蚀刻目标层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710000860.5/，转载请声明来源钻瓜专利网。
- 上一篇：无线通信系统中的默认配置与差分编码
- 下一篇：便携式信息终端设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
