[发明专利]混合多比特深度视频处理体系结构有效
申请号: | 200710002342.7 | 申请日: | 2007-01-04 |
公开(公告)号: | CN1997155A | 公开(公告)日: | 2007-07-11 |
发明(设计)人: | A·威尔斯;马越英孝;H-M·梁 | 申请(专利权)人: | LSI罗吉克公司 |
主分类号: | H04N7/24 | 分类号: | H04N7/24;H04N7/26 |
代理公司: | 上海专利商标事务所有限公司 | 代理人: | 陈炜 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种包括处理器和存储器的装置。该处理器可以被配置成处理包括8比特或更多比特的像素数据。对于具有比8比特大的比特深度的像素数据,一个像素的许多最重要的比特(MSB)作为第一字节而被呈现,该像素的许多最不重要的比特(LSB)与一个或多个其它像素的LSB一起被打包成第二字节。存储器可以耦合到处理器,并且被配置成响应于第一指针而存储上述第一字节,响应于第二指针而存储上述第二字节。第一字节和第二字节独立地被存储到存储器中。 | ||
搜索关键词: | 混合 比特 深度 视频 处理 体系结构 | ||
【主权项】:
1.一种装置,包括:处理器,它被配置成处理包括8个比特或更多比特的像素数据,其中对于具有大于8个比特的比特深度的像素数据,某一像素的许多最重要的比特(MSB)作为第一字节而被呈现,并且所述像素的许多最不重要的比特(LSB)与来自一个或多个其它像素的LSB一起被打包成第二字节;以及存储器,它耦合到所述处理器,同时被配置成响应于第一指针而存储所述第一字节并且响应于第二指针而存储所述第二字节,其中所述第一字节和所述第二字节独立地存储到所述存储器中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于LSI罗吉克公司,未经LSI罗吉克公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710002342.7/,转载请声明来源钻瓜专利网。
- 上一篇:图像形成装置、收容容器及拉手
- 下一篇:具有用于锯片的固定装置的往复运动锯