[发明专利]使用改进自动校准接触工艺在半导体中形成电接触的方法

摘要

半导体器件的接触尤其由在层间绝缘层上进行化学机械抛光(CMP)工艺以使各导线的第一硬掩模层暴露而制成。层间绝缘层被部分地移除。第二硬掩模层形成于所得的基板上。在该第二硬掩模层上进行另一CMP工艺，使各导线的第一硬掩模层暴露。通过蚀刻被CMP的第二硬掩模层的部分而形成硬掩模图案。通过使用该硬掩模图案作为蚀刻阻挡层来蚀刻该层间绝缘层，以敞开该基板的各接触形成区。导电层沉积于该所得的基板上，用以填充开口的接触形成区。该导电层和保留的硬掩模图案被移除，使导线的第一硬掩模层暴露。

主权项

1.一种在具有基板的半导体器件中形成接触的方法，包括的步骤为：在基板上形成多条导线，各导线包括第一硬掩模层；在具有该导线的基板上形成层间绝缘层；对该层间绝缘层上实施第一化学机械抛光工艺，至少暴露各导线的第一硬掩模层的顶部；实施第一化学机械抛光工艺后，进一步去除该层间绝缘层的预定厚度；去除该层间绝缘层的预定厚度后，在其上形成第二硬掩模层；对该第二硬掩模层实施第二化学机械抛光工艺，至少暴露各导线的第一硬掩模层的上部，从而形成第二硬掩模层的多个部分，各部分保留于邻近各导线之间；蚀刻该第二硬掩模层的所选部分，由此形成第二硬掩模图案，并在基板上界定各接触形成区；使用第二硬掩模图案作为蚀刻阻挡层以蚀刻该层间绝缘层，以敞开基板的各接触形成区；在使用第二硬掩模图案作为蚀刻阻挡层而蚀刻该层间绝缘层后，在该层间绝缘层上沉积用以填充开口的接触形成区的导电层；及去除该导电层和第二硬掩模图案预定的厚度，使各导线的第一硬掩模层暴露。