[发明专利]半导体器件的制造方法有效
| 申请号： | 200710007231.5 | 申请日： | 2007-01-25 |
| 公开（公告）号： | CN101030556A | 公开（公告）日： | 2007-09-05 |
| 发明（设计）人： | 谷口泰弘;志波和佳 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/8238;H01L21/8247 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 张浩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件的制造方法，这种制造方法包括：在半导体衬底之上形成栅极绝缘膜、电荷存储膜、绝缘膜、多晶硅膜、氧化硅膜、氮化硅膜和盖层绝缘膜的膜层叠；通过光刻和蚀刻从低击穿电压MISFET形成区和高击穿电压MISFET形成区中清除所述膜层叠；在所述半导体衬底之上形成栅极绝缘膜、多晶硅膜和盖层绝缘膜，在低击穿电压MISFET形成区和高击穿电压MISFET形成区中形成栅电极，然后在存储器单元形成区中形成栅电极。通过这种在不同的步骤中形成第一MISFET和第二MISFET的栅电极的半导体器件的制造技术，本发明能够提供每个具有改进的可靠性的第一MISFET和第二MISFET。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，用于在半导体衬底的第一区之上形成第一MISFET和在半导体衬底的第二区之上形成第二MISFET，该方法包括如下步骤：(a)在包括第一区和第二区的半导体衬底之上形成第一绝缘膜；(b)在第一绝缘膜之上形成第一导体膜；(c)清除在第二区之上形成的第一绝缘膜和第一导体膜；(d)在步骤(c)之后，在包括第二区的半导体衬底和包括第一区的第一导体膜之上形成第二绝缘膜；(e)在第二绝缘膜之上形成第二导体膜；(f)对第二导体膜和第二绝缘膜进行构图以在第二区中形成第二MISFET的第二栅极电极；和(g)在步骤(f)之后，对在第一区中形成的第一导体膜和第一绝缘膜进行构图以在第一区中形成第一MISFET的第一栅极电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710007231.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
