[发明专利]一种芯片数据输出信号的保护方法及其电路无效

专利信息
申请号: 200710022962.7 申请日: 2007-05-25
公开(公告)号: CN101055613A 公开(公告)日: 2007-10-17
发明(设计)人: 刘新宁;朱炜;杨军;王学香;陆生礼;时龙兴 申请(专利权)人: 东南大学
主分类号: G06F21/02 分类号: G06F21/02
代理公司: 南京经纬专利商标代理有限公司 代理人: 陆志斌
地址: 21009*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种芯片数据输出信号的保护方法及其电路。涉及嵌入式芯片接口,尤其涉及芯片接口数据输出信号的保护方法和电路。芯片内部的数据输出信号经选通电路由芯片的输出接口的引脚线输出。在系统设计调试阶段,控制逻辑电路中的延时电路在芯片内部复位信号作用下,产生延时信号作用于选通电路,禁止输出数据信号,控制逻辑电路中的控制输出寄存器输出缺省值,延时信号之后,允许选通电路输出数据信号。芯片正常工作阶段,控制逻辑电路中的控制输出寄存器接受芯片内部CPU的写入数据指令,在延时信号有效期内,写入数据指令通过CPU端口对控制输出寄存器置数,禁止选通电路输出数据信号。该保护方法及电路结构简单,无特殊工艺要求,可以防止芯片代码外泄。
搜索关键词: 一种 芯片 数据 输出 信号 保护 方法 及其 电路
【主权项】:
1、一种芯片数据输出信号的保护方法,其特征是芯片内部的至少一条数据输出信号(TDO’)经选通电路由芯片的输出接口的数据输出引脚线(TDO)输出,该选通电路的控制端(S)受控于控制逻辑电路,其控制方法是:系统设计调试阶段:控制逻辑电路中的延时电路在芯片内部复位信号(RESET)作用下,产生至少一个芯片内部CPU指令周期时间长度的延时信号,其作用于选通电路的控制端(S),禁止选通电路输出数据信号,控制逻辑电路中的控制输出寄存器输出缺省值,在所述延时电路产生的延时信号之后,控制选通电路输出数据信号;系统正常工作阶段:控制逻辑电路中的控制输出寄存器接受芯片内部CPU的写入数据指令,在所述的延时电路延时信号有效期内,执行写入数据指令通过CPU端口对所述的控制输出寄存器置数,其输出作用于选通电路的控制端(S),在所述延时电路产生的延时信号之后,禁止选通电路输出数据信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710022962.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top