[发明专利]制备DRAM结构中的测试键结构的方法及相应结构

摘要

一种在集成电路晶圆上制备测试结构的方法。该方法包括提供半导体衬底(例如硅晶圆)。该方法包括在半导体衬底上形成多个集成电路芯片结构，并且同时在形成多个集成电路芯片结构期间使用一个或多个相似工艺，在形成于第一组集成电路芯片结构和第二组集成电路芯片结构之间的位置线上形成多个MOS器件。该方法包括形成第一接触结构和第二接触结构。第一接触结构耦合到多个MOS器件中的第一MOS器件，而第二接触结构耦合到多个MOS器件中的第N MOS器件，其中N是大于1的整数。

主权项

1.一种半导体晶圆，包括：衬底；在衬底上形成的多个集成电路芯片；至少将第一组芯片与第二组芯片分隔开的位置线；在位置线的一部分上形成的测试图案，测试图案包括：衬底区的有源部分；耦合到有源区域的第一部分的第一接触结构，第一接触结构包括耦合到第一金属线结构的第一着放栓结构；耦合到有源区域的第二部分的第二接触结构，第二接触结构包括耦合到第二金属线结构的第二着放栓结构；形成在第一接触结构和第二接触结构之间的多个MOS器件；所述多个MOS器件中的第一MOS器件耦合到第一扩散区；以及所述多个MOS器件中的第N MOS器件耦合到第二扩散区，其中N是大于1的整数；其中第一接触结构和第二接触结构适于提供在第一接触结构和第二接触结构之间的电阻测量值。