[发明专利]一种高性能时间数字转换器电路架构有效
| 申请号： | 200710037977.0 | 申请日： | 2007-03-12 |
| 公开（公告）号： | CN101043215A | 公开（公告）日： | 2007-09-26 |
| 发明（设计）人： | 吴珂;程剑涛;孙洪军 | 申请（专利权）人： | 启攀微电子（上海）有限公司 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12;G05F3/16 |
| 代理公司： | 上海天翔知识产权代理有限公司 | 代理人： | 刘粉宝 |
| 地址： | 201103上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高性能时间数字转换器电路架构，它包括产生低位数据的延时链环路、产生高位数据的计数器和一个补偿控制源；由所述延时链环路进行低位计数并将此信号以特定的周期传输给所述计数器，所述计数器对此特定的周期的信号时间进行累加，作为时间数字转换器的高位；所述补偿控制源对所述延时链环路的电压信号进行补偿、控制；具有计时精度高，最小时间分辨率即一级缓冲器传输延时；处理速度快，计时结束，数据实时产生，无需额外处理时间；由锁存器输出接高位计数器，保证了循环和进位的正确性；引入补偿控制源，保证在各种温度，电压，工艺等偏差下系统的一致性；对组成电路的各个模块要求不高，易于实现的优点。 | ||
| 搜索关键词： | 一种 性能 时间 数字 转换器 电路 架构 | ||
【主权项】：
1、一种高性能时间数字转换器电路架构，其特征在于，它包括产生低位数据的延时链环路、产生高位数据的计数器和一个补偿控制源；由所述延时链环路进行低位计数并将此信号以特定的周期传输给所述计数器，所述计数器对此特定的周期的信号时间进行累加，作为时间数字转换器的高位；所述补偿控制源对所述延时链环路的电压信号进行补偿、控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于启攀微电子（上海）有限公司，未经启攀微电子（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710037977.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种便携式数码发电机组的手柄结构
- 下一篇：豆腐果及其制作方法
