[发明专利]一种上下文自适应二进制算术编码器及其方法有效
申请号: | 200710042108.7 | 申请日: | 2007-06-15 |
公开(公告)号: | CN101076114A | 公开(公告)日: | 2007-11-21 |
发明(设计)人: | 朱嵘喆;金永明;冯炜;何辉 | 申请(专利权)人: | 上海富瀚微电子有限公司 |
主分类号: | H04N7/24 | 分类号: | H04N7/24;H04N7/26;H04N7/50 |
代理公司: | 上海智信专利代理有限公司 | 代理人: | 王洁 |
地址: | 200001上海市北*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种上下文自适应二进制算术编码器,至少包括算术编码控制模块、编码指令队列模块、上下文管理与维护模块、编码引擎模块、输出比特打包模块。本发明还公开了一种上下文自适应二进制算术编码方法,将输入的外部命令、语法元素和相邻块信息处理后,最终生成输出比特流。本发明用以解决视频编码中,由于熵编码运算复杂、运算量过大而引起的熵编码速度低下的问题,从而提高视频编码速度。本发明可应用于高性能的H.264 High Profile/Main Profile的高清或标清实时视频编码芯片等对编码速度要求较高的领域中。 | ||
搜索关键词: | 一种 上下文 自适应 二进制 算术 编码器 及其 方法 | ||
【主权项】:
1、一种上下文自适应二进制算术编码器,其特征在于,至少包括算术编码控制模块,用于将语法元素的名义值转换为二进制符号串,并生成每个二进制符号对应的编码指令;编码指令队列模块,用于缓冲编码指令;上下文管理与维护模块,用于计算当前状态概率下标和大概率符号值,并对其更新;编码引擎模块,用于生成输出比特数和输出解析码字;和输出比特打包模块,用于处理输出解析码字,处理结果经缓冲后,打包成字节,并消除符号扩散后得到输出比特流,外部命令、语法元素和相邻块信息经所述算术编码控制模块输入后,依次经编码指令队列模块、上下文管理与维护模块、编码引擎模块、输出比特打包模块处理后,生成输出比特流。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海富瀚微电子有限公司,未经上海富瀚微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710042108.7/,转载请声明来源钻瓜专利网。
- 上一篇:风扇
- 下一篇:淋巴细胞肿瘤抗体的增强剂