[发明专利]一种GaN绝缘或半绝缘外延层的制备方法有效
| 申请号： | 200710052167.2 | 申请日： | 2007-05-14 |
| 公开（公告）号： | CN101060076A | 公开（公告）日： | 2007-10-24 |
| 发明（设计）人： | 刘昌;梅菲 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20 |
| 代理公司： | 武汉华旭知识产权事务所 | 代理人： | 刘荣 |
| 地址： | 43007*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种高晶体质量的GaN绝缘或半绝缘外延层的制备方法，该方法是以Al2O3、SiC或Si为衬底，在衬底经高温氮化后，依次于750～780℃下高温生长AlN成核层，于720～730℃下低温三维生长GaN成核层，再于750～780℃下高温二维生长GaN外延层，继续外延生长GaN的同时，实行原位金属Fe、Cr或Mg掺杂，制备出高位错密度、相对粗糙的GaN绝缘层。此后采用AlGaN/GaN超晶格或多周期间歇式原子层脉冲沉积法，生长GaN过渡层，最后在720～730℃、高III/V比条件下生长出高晶体质量、表面光滑的GaN外延层。以用本发明方法制备的这种GaN绝缘或半绝缘外延层为衬底材料，可生长微波器件结构。 | ||
| 搜索关键词： | 一种 gan 绝缘 外延 制备 方法 | ||
【主权项】：
1.一种GaN绝缘或半绝缘外延层的制备方法，其特征在于：采用分子束外延原位掺杂方法制备，具体步骤如下：(1)在反应生长室中，以Al2O3、SiC或Si为衬底，于800～850℃温度下对衬底进行高温氮化10～30分钟；(2)于750～780℃下高温生长10～20nm的AlN缓冲层；(3)于720～730℃下低温生长20～40nm的的三维GaN成核层；(4)于750～780℃下高温生长100～150nm的的二维GaN外延层；(5)继续外延生长GaN的同时实施原位掺杂金属Fe、Cr或Mg，生长出相对粗糙、厚度为0.5～2μm的GaN绝缘层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710052167.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
