[发明专利]一种利用多晶硅构建ESD泄放通道的防护电路

摘要

本发明涉及一种静电放电防护电路。现有的可控硅SCR防静电的效果不理想，触发点电压值不能够灵活调整。本发明在现有的可控硅SCR上设置有多晶硅层，多晶硅层与阱区之间设置SiO₂氧化层，多晶硅层两边为P+多晶硅注入区和N+多晶硅注入区，中间为本征多晶硅区。本征多晶硅区和SiO₂氧化层上打有通孔，阱区上对应通孔的位置设置有环形浅壕沟隔离STI，环形浅壕沟隔离STI内设置N+注入区。采用本发明结构，相当于一个P－I－N或N－I－P结构的多晶硅和传统的可控硅SCR并联，提高了静电防护的性能，同时可以通过改变本征多晶硅的长度调整P－I－N或N－I－P结构的触发电压值，进而灵活调整该防护电路的触发电压值。

主权项

1、一种利用多晶硅构建ESD泄放通道的防护电路，包括P型衬底(30)，P型衬底(30)上为阱区，阱区包括N阱(31)和P阱(39)，其特征在于N阱(31)和P阱(39)上均设有两个注入区，分别是N+注入区(32a)和P+注入区(34)；其中N阱(31)的N+注入区(32a)设置在远离P阱(39)的一端，P+注入区(34)设置在靠近P阱(39)的一端；P阱(39)的P+注入区(34)设置在远离N阱(31)的一端，N+注入区(32a)设置在靠近N阱(31)的一端；N阱(31)和P阱(39)上的N+注入区(32a)和P+注入区(34)用浅壕沟隔离STI(33a)进行隔离；在阱区上方对应N阱(31)的P+注入区(34)与P阱(39)的N+注入区(32a)之间位置设置有多晶硅层，多晶硅层与阱区之间设置SiO2氧化层(38)，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区(35)，另一边掺入N型杂质形成N+多晶硅注入区(37)，中间为本征多晶硅区(36)；本征多晶硅区(36)和SiO2氧化层(38)上打有通孔(41)，阱区上对应通孔(41)的位置设置有环形浅壕沟隔离STI(33b)，通孔(41)的内壁与环形浅壕沟隔离STI(33b)的外沿相对应；环形浅壕沟隔离STI(33b)内设置N+注入区(32b)，环形浅壕沟隔离STI(33b)和N+注入区(32b)跨接在N阱(31)和P阱(39)之间。