[发明专利]一种降低大规模集成电路漏电功耗的设计方法有效
| 申请号： | 200710078337.4 | 申请日： | 2007-03-27 |
| 公开（公告）号： | CN101021882A | 公开（公告）日： | 2007-08-22 |
| 发明（设计）人： | 陈晓冬;杨小勇 | 申请（专利权）人： | 重庆重邮信科（集团）股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G06F1/32 |
| 代理公司： | 重庆市恒信知识产权代理有限公司 | 代理人： | 寸南华 |
| 地址： | 401121重庆*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种采用双阈值法对大规模集成电路进行网表逻辑综合，以降低大规模集成电路漏电功耗的设计方法。本发明设计方法在对大规模集成电路进行网表逻辑综合时，先定义集合Q并用Hvt库和时序要求比较宽松的时序约束进行综合，得到一个最初的Hvt库网表并进行时序分析，将发生时序偏移的路径信息保存在集合Q中，计算集合Q中每一条路径的每一个逻辑块xl的延迟时间tph(xl)和消耗的静态功耗Ph(xl)；将发生时序偏移路径上的逻辑块全部换成Lvt库，得到校正网表；将集合Q中电路的时序要求换成比较严格的时序约束，并在此时序约束下，对集合Q中替换成Lvt库的路径反复执行优先使用Hvt库的处理直到无定时误差且电路漏电功耗达到最小为止。 | ||
| 搜索关键词： | 一种 降低 大规模集成电路 漏电 功耗 设计 方法 | ||
【主权项】：
1、一种采用双阈值法降低漏电功耗的设计方法，集成电路中的逻辑块由Lvt库和Hvt库组成，其特征在于：在对大规模集成电路进行网表逻辑综合时，先定义集合Q并用Hvt库和时序要求比较宽松的时序约束进行综合，得到一个最初的Hvt库网表并进行时序分析，将发生时序偏移的路径信息保存在集合Q中，计算集合Q中每一条路径的每一个逻辑块xi的延迟时间tph(xi)和消耗的静态功耗Ph(xi)，将发生时序偏移路径上的逻辑块全部换成Lvt库，得到校正网表，将集合Q中电路的时序要求换成比较严格的时序约束，并在此时序约束下，对集合Q中替换成Lvt库的路径反复执行优先使用Hvt库的处理直到无定时误差且电路漏电功耗达到最小为止。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆重邮信科（集团）股份有限公司，未经重庆重邮信科（集团）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710078337.4/，转载请声明来源钻瓜专利网。
