[发明专利]除错系统及集成电路的扫描式除错方法有效
| 申请号： | 200710078793.9 | 申请日： | 2007-02-27 |
| 公开（公告）号： | CN101034135A | 公开（公告）日： | 2007-09-12 |
| 发明（设计）人： | 韩宜杰;璩又明 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317;G01R31/28;G01R31/3177 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 除错系统及集成电路的扫描式除错方法，一种除错系统：包括一测试接口、一内嵌的电路内部仿真器(in－circuit emulator)、一待除错的电路以及一存储器。内嵌的电路内部仿真器用于透过测试接口进行软件除错，待除错的电路包括一扫描链(scan chain)将每一延迟触发器(delayed flip－flop)的状态丢出，存储器储存扫描链丢出的状态并将其透过测试接口传输到一计算机。本发明利用计算机上的软件与使用者接口对丢出的状态进行预处理(pre－processing)可使除错的方便度提升。 | ||
| 搜索关键词： | 除错 系统 集成电路 扫描 方法 | ||
【主权项】：
1.一种除错系统，其特征在于，所述除错系统包括：一测试接口；一待除错的电路，包括一扫描链跟多个触发器，扫描链可将待除错的电路的每一顺序元件的状态移出；一存储器收并储存状态；以及一内嵌的电路内部仿真器可将除错系统的状态透过测试接口丢出，其中，待除错的电路与内嵌的电路内部仿真器位于一集成电路内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710078793.9/，转载请声明来源钻瓜专利网。
- 上一篇：混合动力车动力单元结构
- 下一篇：防静电性粘合型光学膜及图像显示装置
