[发明专利]半导体元件形成用衬底及半导体元件的制造方法无效
| 申请号： | 200710078997.2 | 申请日： | 2007-02-16 |
| 公开（公告）号： | CN101026140A | 公开（公告）日： | 2007-08-29 |
| 发明（设计）人： | 胁坂伸治;金子纪彦;儿谷昭一 | 申请（专利权）人： | 卡西欧计算机株式会社 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/60 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供半导体元件形成用衬底及半导体元件的制造方法。对具备半导体元件形成区域(1A)及平面尺寸与该半导体元件区域(1A)相同的校准标记形成区域(21A)的晶片状态的硅衬底(2)通过电解电镀形成柱状电极时，在半导体元件形成区域(1A)形成多个柱状电极(10)，在校准标记形成区域(21A)形成校准用柱状电极(22、23)及多个虚设柱状电极(24)。此时，通过形成虚设柱状电极(24)，电镀电流可以不局部地集中增大。 | ||
| 搜索关键词： | 半导体 元件 形成 衬底 制造 方法 | ||
【主权项】：
1.一种半导体元件形成用衬底，其特征在于具备：半导体衬底(2)，分别具有包括多个连接焊盘(3)的多个半导体元件形成区域(1A)、以及具有与上述半导体元件形成区域(1A)相同的平面尺寸的校准标记形成区域(21A)；多个柱状电极(10)，形成在上述各半导体元件形成区域(1A)内，至少与上述连接焊盘(3)的某一个电连接；以及虚设柱状电极(24)，形成在上述校准标记形成区域(21A)，不与个数比形成在上述各半导体元件形成区域(1A)的上述柱状电极(10)少的校准用柱状电极(22、23)及上述连接焊盘(3)电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于卡西欧计算机株式会社，未经卡西欧计算机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710078997.2/，转载请声明来源钻瓜专利网。
- 上一篇：传输融合业务的方法及装置
- 下一篇：一种ABIS接口带宽分配系统及方法
