[发明专利]形成半导体器件的精细图案的方法

摘要

本发明公开一种用于形成半导体器件的精细图案的方法，该方法包括以下步骤：在形成于半导体基板之上的底层上，形成宽度为W1、厚度为T1的第一硬掩模图案；在所得结构上形成平坦型的第二硬掩模薄膜，并且使所述第二硬掩模薄膜平坦化，以露出所述第一硬掩模图案；将所述第一硬掩模图案从顶面除去T2(0＜T2＜T1)厚度；在所述第二硬掩模薄膜上进行修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案和所述第一硬掩模图案分开，并且形成宽度为W2的第三硬掩模图案；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。

主权项

1.一种用于形成半导体器件的图案的方法，该方法包括：在形成于半导体基板之上的底层上，形成具有第一宽度和第一厚度的第一硬掩模图案；在所述第一硬掩模图案上形成第二硬掩模薄膜；除去所述第二硬掩模薄膜，至少直到所述第一硬掩模图案露出为止；除去露出的所述第一硬掩模图案的上部，使得所得的所述第一硬掩模图案的上表面低于所述第二硬掩模薄膜的上表面；在所述第二硬掩模薄膜上进行第一修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案转变成具有第二宽度的第三硬掩模图案，使得所述第一硬掩模图案和所述第三硬掩模图案一起使所述底层的一部分露出；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。