[发明专利]液晶显示器的像素结构及其制造方法有效
申请号: | 200710088987.7 | 申请日: | 2007-03-29 |
公开(公告)号: | CN101022095A | 公开(公告)日: | 2007-08-22 |
发明(设计)人: | 郑逸圣;赵志伟 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L21/768;H01L27/12;H01L23/522;G02F1/1362 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种像素结构的制造方法,其只使用五道光掩模即可完成液晶显示器的像素结构。在此像素结构中,在薄膜晶体管的底部形成金属遮光层以减少光电流的发生,以及利用金属导线增加存储电容器的存储电容量。 | ||
搜索关键词: | 液晶显示器 像素 结构 及其 制造 方法 | ||
【主权项】:
1、一种像素结构的制造方法,适用于液晶显示器,该制造方法包括:依序形成第一金属层、第一介电层与硅层于基板上;图案化该第一金属层、该第一介电层与该硅层,以定义出由该第一金属层、该第一介电层与该硅层所构成的晶体管堆叠,以及分别定义出由该第一金属层所构成的数据线与第一电极;依序形成栅介电层与第二金属层于该基板、该晶体管堆叠、该数据线与该第一电极之上;图案化该第二金属层,以在该晶体管堆叠与该第一电极之上分别定义出栅极与第二电极;以该栅极为掺杂掩模,对该晶体管堆叠的该硅层进行重掺杂工艺,以在该硅层的两侧分别形成第一重掺杂区与第二重掺杂区;形成第二介电层于该栅介电层、该栅极与该第二电极之上;图案化该第二介电层,以形成第一开口、第二开口、第三开口与第四开口以分别暴露出该数据线、该第一重掺杂区、该第二重掺杂区与该第一电极;形成第三金属层,覆盖于该第二介电层之上;图案化该第三金属层以定义出第一导线与第二导线,其中该第一导线通过该第一开口与该第二开口电性连接该数据线与该第一重掺杂区,以及该第二导线通过该第三开口与该第四开口电性连接该第二重掺杂区与该第一电极,且该第二导线延伸至该第二电极之上以与该第一电极以及该第二电极构成存储电容器;形成透明导电层于该第二介电层、该第一导线与该第二导线之上;以及图案化该透明导电层,以定义出像素电极于该第二导线与该第二介电层上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710088987.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造