[发明专利]半导体结构及其制造方法

摘要

本发明提供了一种半导体结构及其制造方法。在所述半导体结构中，减少了多晶硅栅的多晶耗尽和寄生电容问题。所述结构还包括薄多晶栅和优化的深源/漏掺杂。所述方法改变了不同的注入步骤的次序并使制造没有剂量损失或掺杂渗透问题的结构成为可能。根据本发明，使用牺牲硬掩模盖层来阻挡高能量注入，并使用3－1隔离层(偏移隔离层、第一隔离层和第二隔离层)方案来优化源/漏掺杂分布。使用这个方法，注入到薄多晶硅栅的剂量可以增加，同时可以优化深源/漏注入而不用担心渗透问题。

主权项

1、一种制造半导体结构的方法，包括：在半导体衬底的表面上形成至少一个图案化的栅叠层，所述至少一个图案化的栅叠层从下到上包括：栅电介质、厚度小于100nm的含多晶硅材料和硬掩模；形成和至少一个图案化的栅叠层毗邻的偏移隔离层、第一隔离层和第二隔离层，其中，在形成所述偏移隔离层之后，形成源/漏扩展区，在形成所述第二隔离层之后，形成具有从半导体衬底的上表面测量的大约20nm或更大的深度和大约1019原子/每立方厘米或更大的掺杂浓度的深源/漏区；去除所述第二隔离层和所述硬掩模，其中所述硬掩模的去除使所述含多晶硅材料暴露，所述硬掩模的去除和第二隔离层的去除在同一步骤中执行或在去除所述第二隔离层之后的另一步骤中执行；以及向所述暴露的含多晶硅材料注入离子以向所述暴露的含多晶硅材料提供大约1019原子/每立方厘米或更大的掺杂浓度。