[发明专利]等离子体蚀刻方法、蚀刻装置、存储介质无效
申请号: | 200710091580.X | 申请日: | 2007-03-28 |
公开(公告)号: | CN101047127A | 公开(公告)日: | 2007-10-03 |
发明(设计)人: | 藤永元毅 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;C23F4/00;G05B19/04 |
代理公司: | 北京纪凯知识产权代理有限公司 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种与现有技术相比,能抑制在高熔点金属膜的基底膜上产生毛糙的等离子体蚀刻方法、等离子体蚀刻装置、计算机存储介质以及存储处理方案的存储介质。通过掩模层(103)对被处理基板(10)的高熔点金属膜(102)进行等离子体蚀刻的方法,包括:第一蚀刻工序,进行与颗粒的蚀刻速度相比,颗粒边界部的蚀刻速度快的等离子体蚀刻;以及第二蚀刻工序,进行与第一蚀刻工序相比,高熔点金属膜相对于所述基底膜的选择比高的等离子体蚀刻,在颗粒边界部的绝缘膜(101)露出之前,从第一蚀刻工序切换到第二蚀刻工序。 | ||
搜索关键词: | 等离子体 蚀刻 方法 装置 存储 介质 | ||
【主权项】:
1.一种等离子体蚀刻方法,其特征在于:其是对形成有:基底膜、形成在所述基底膜上并具有柱状构造的多个颗粒和位于这些颗粒之间的颗粒边界部的高熔点金属膜、以及形成在所述高熔点金属膜上的掩模层的被处理基板中的所述高熔点金属膜,通过所述掩模层进行等离子体蚀刻的等离子体蚀刻方法,其中,包括:第一蚀刻工序,进行与所述颗粒的蚀刻速度相比,所述颗粒边界部的蚀刻速度快的等离子体蚀刻;以及第二蚀刻工序,进行与所述第一蚀刻工序相比,所述高熔点金属膜相对于所述基底膜的选择比高的等离子体蚀刻,在所述颗粒边界部的所述基底膜露出之前,从所述第一蚀刻工序切换到所述第二蚀刻工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710091580.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造