[发明专利]半导体结构及其制造方法无效
| 申请号： | 200710091623.4 | 申请日： | 2007-04-03 |
| 公开（公告）号： | CN101060094A | 公开（公告）日： | 2007-10-24 |
| 发明（设计）人： | 查尔斯·W.克伯格三世;古川俊治;戴维·V.·霍拉克;马克·C.·哈克;威廉·罗伯特·汤迪;杰克·A·曼德曼 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76;H01L21/762;H01L21/8238;H01L27/092 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 秦晨 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体结构及其制造方法。本发明公开了一种用于CMOS器件的阱隔离沟槽和形成它的方法。CMOS器件包括(a)半导体衬底，(b)在半导体衬底中的P阱和N阱，(c)夹在P阱和N阱之间并与之直接物理接触的阱隔离区。P阱包含第一浅沟槽隔离(STI)区，并且N阱包含第二STI区。阱隔离区的底表面低于第一和第二STI区的底表面。当从阱隔离区的顶部到底部时，阱隔离区的水平截面面积基本上是连续函数。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
1.一种半导体制造方法，包括：提供半导体结构，其包括：(a)半导体衬底，和(b)在半导体衬底顶面的构图硬掩模层；使用构图的硬掩模层作掩模刻蚀半导体衬底，产生阱隔离沟槽、第一浅沟槽和第二浅沟槽；在进行了所述刻蚀半导体衬底后，覆盖第一和第二浅沟槽而不覆盖阱隔离沟槽；以及在进行了所述覆盖第一和第二浅沟槽后，通过阱隔离沟槽刻蚀半导体衬底，使阱隔离沟槽变得更深，从而当从阱隔离区的顶部到底部时，阱隔离区的水平截面面积基本上是连续函数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710091623.4/，转载请声明来源钻瓜专利网。
- 上一篇：非易失性半导体存储装置
- 下一篇：涂料设备和涂覆缺陷检测设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
