[发明专利]基于具有低不可检测错误概率的纠错码的硬判决迭代译码

摘要

一个译码系统译码前向纠错(FEC)编码数据。因子图电路(诸如格栅译码器电路)根据至少一个因子图处理FEC编码数据。顺序还原电路(诸如卷积去交织器电路)被耦合到因子图电路的输出并且还原编码数据中的符号的顺序。错误检测和校正电路耦合到顺序还原电路的输出，并且处理基于块的纠错码以检测和校正FEC编码数据中的错误，并且向译码系统的输出提供硬判决输出。反馈电路(诸如卷积交织器电路和符号交织器电路)被耦合用于处理来自错误校正和检测电路的硬判决输出，并且向因子图电路提供已处理的硬判决输出。

主权项

1.一种配置为译码前向纠错(FEC)编码数据的译码系统，所述编码数据是使用级联里德-所罗门码和格栅码方案进行编码的，所述译码系统包括：配置为根据至少一个格栅图的路径部分处理编码数据的格栅译码器电路；耦合到格栅译码器电路的输出的顺序还原电路，被配置为还原编码数据中符号的顺序；里德-所罗门码错误检测和校正电路，耦合到顺序还原电路的输出以处理来自因子图电路的数据中的基于块的纠错码，用以检测和校正在FEC编码数据中的错误，向译码系统的输出提供来自错误检测和校正电路的硬判决输出；和重新排序电路，被耦合以重新排序来自错误校正和检测电路的硬判决输出，并且向所述格栅译码器电路提供重新排序的硬判决输出，其中格栅译码器电路配置为处理里德-所罗门电路的硬判决输出以基于从里德-所罗门电路提供的硬判决输出的指示来选择至少一个格栅图中的一个或多个路径部分，其中格栅译码器电路的输出至少部分地取决于所选择的一个或多个路径部分。